① 根據(jù)設計要求列出真值表； ② 由真值表畫邏輯函數(shù)的卡諾圖； ③ 簡化邏輯函數(shù)，得出最簡邏輯函數(shù)式； ④ 畫邏輯電路圖； ⑤ 電路安裝與測試。
組合邏輯電路設計中，假定電路的輸入、輸出任何時刻都處于穩(wěn)定的邏輯電平。但是在時鐘脈沖的作用下，由于信號的傳輸途徑不同和門的傳輸延遲時間不等，以致當一個門的兩個輸入信號同時向相反方向轉換時，可能出現(xiàn)競爭冒險使輸出產生不應有的尖峰干擾脈沖，如果是觸發(fā)器作為輸出負載，有可能造成邏輯混亂。因此要采取措施消除競爭冒險。如引入封鎖脈沖，接入高頻濾波電容（幾百皮法的小電容）或者修改電路。
