女人被躁到高潮嗷嗷叫游戏,久久久久亚洲av成人人电影,久久久精品人妻一区二区三区四,久久久久无码精品国产app,免费人成视频在线播放

留求藝—您的留學規(guī)劃師

可編程硬件描述語言主要包括哪倆種

111次

問題描述:

可編程硬件描述語言主要包括哪倆種,麻煩給回復

最佳答案

推薦答案

硬件描述語言概述 隨著半導體技術的發(fā)展,數字電路已經由中小規(guī)模的集成電路向可編程邏輯器件(PLD)及專用集成電路(ASIC)轉變。

數字電路的設計手段也發(fā)生了變化,由傳統(tǒng)的手工方式逐漸轉變?yōu)橐訣DA工具作為設計平臺的方式。而隨著EDA技術的發(fā)展,使用硬件語言設計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和Verilog HD 目錄 硬件描述語言概述 硬件描述語言用途 硬件描述語言與原理圖輸入法的關系 硬件描述語言開發(fā)流程 硬件描述語言的發(fā)展 數字電路的設計手段也發(fā)生了變化,由傳統(tǒng)的手工方式逐漸轉變?yōu)橐訣DA工具作為設計平臺的方式。而隨著EDA技術的發(fā)展,使用硬件語言設計PLD/成為一種趨勢。目前最主要的硬件描述語言是和Verilog HDL。 VHDL發(fā)展的較早,語法嚴格,而Verilog HDL是在C語言的基礎上發(fā)展起來的一種硬件描述語言,語法較自由。 VHDL和Verilog HDL兩者相比,VHDL的書寫規(guī)則比Verilog煩瑣一些,但verilog自由的語法也容易讓少數初學者出錯。 國外電子專業(yè)很多會在本科階段教授VHDL,在研究生階段教授verilog。從國內來看,VHDL的參考書很多,便于查找資料,而Verilog HDL的參考書相對較少,這給學習Verilog HDL帶來一些困難。 從EDA技術的發(fā)展上看,已出現(xiàn)用于CPLD/FPGA設計的硬件C語言編譯軟件,雖然還不成熟,應用極少,但它有可能會成為繼VHDL和Verilog之后,設計大規(guī)模CPLD/FPGA的又一種手段。 硬件描述語言用途 HDL有兩種用途:系統(tǒng)仿真和硬件實現(xiàn)。 如果程序只用于仿真,那么幾乎所有的語法和編程方法都可以使用。 但如果我們的程序是用于硬件實現(xiàn)(例如:用于FPGA設計),那么我們就必須保證程序"可綜合"(程序的功能可以用硬件電路實現(xiàn))。 不可綜合的HDL語句在軟件綜合時將被忽略或者報錯。 我們應當牢記一點:"所有的HDL描述都可以用于仿真,但不是所有的HDL描述都能用硬件實現(xiàn)。 硬件描述語言與原理圖輸入法的關系 HDL和傳統(tǒng)的原理圖輸入方法的關系就好比是高級語言和匯編語言的關系。HDL的可移植性好,使用方便,但效率不如原理圖;原理圖輸入的可控性好,效率高,比較直觀,但設計大規(guī)模CPLD/FPGA時顯得很煩瑣,移植性差。在真正的PLD/FPGA設計中,通常建議采用原理圖和HDL結合的方法來設計,適合用原理圖的地方就用原理圖,適合用HDL的地方就用HDL,并沒有強制的規(guī)定。在最短的時間內,用自己最熟悉的工具設計出高效,穩(wěn)定,符合設計要求的電路才是我們的最終目的。 硬件描述語言開發(fā)流程 用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程為: 1.文本編輯:用任何文本編輯器都可以進行,也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件,Verilog文件保存為.v文件 2.功能仿真:將文件調入HDL仿真軟件進行功能仿真,檢查邏輯功能是否正確(也叫前仿真,對簡單的設計可以跳過這一步,只在布線完成以后,進行時序仿真) 3.邏輯綜合:將源文件調入邏輯綜合軟件進行綜合,即把語言綜合成最簡的布爾表達式和信號的連接關系。邏輯綜合軟件會生成.edf(edif)的EDA工業(yè)標準文件。 4.布局布線:將.edf文件調入PLD廠家提供的軟件中進行布線,即把設計好的邏輯安放到PLD/FPGA內 5.時序仿真:需要利用在布局布線中獲得的精確參數,用仿真軟件驗證電路的時序。(也叫后仿真) 6.編程下載:確認仿真無誤后,將文件下載到中 硬件描述語言的發(fā)展 硬件描述語言HDL的發(fā)展至今已有20多年的歷史,并成功地應用于設計的各個階段:建模、仿真、驗證和綜合等。到20世紀80年代,已出現(xiàn)了上百種硬件描述語言,對設計自動化曾起到了極大的促進和推動作用。但是,這些語言一般各自面向特定的設計領域和層次,而且眾多的語言使用戶無所適從。因此,急需一種面向設計的多領域、多層次并得到普遍認同的標準硬件描述語言。

20世紀80年代后期,VHDL和Verilog HDL語言適應了這種趨勢的要求,先后成為IEEE標準。 現(xiàn)在,隨著系統(tǒng)級FPGA以及系統(tǒng)芯片的出現(xiàn),軟硬件協(xié)調設計和系統(tǒng)設計變得越來越重要。傳統(tǒng)意義上的硬件設計越來越傾向于與系統(tǒng)設計和軟件設計結合。硬件描述語言為適應新的情況,迅速發(fā)展,出現(xiàn)了很多新的硬件描述語言,像Superlog、SystemC、Cynlib C++等等。

可編程硬件描述語言主要包括哪倆種

為你推薦

網站首頁  |  關于我們  |  聯(lián)系方式  |  用戶協(xié)議  |  隱私政策  |  在線報名  |  網站地圖