組合邏輯電路的設(shè)計與分析過程相反，其步驟大致如下： （1）根據(jù)對電路邏輯功能的要求，列出真值表； （2）由真值表寫出邏輯表達(dá)式； （3）簡化和變換邏輯表達(dá)式，從而畫出邏輯圖。

組合邏輯電路的設(shè)計，通常以電路簡單，所用器件最少為目標(biāo)。在前面所介紹的用代數(shù)法和卡諾圖法來化簡邏輯函數(shù)，就是為了獲得最簡的形式，以便能用最少的門電路來組成邏輯電路。但是，由于在設(shè)計中普遍采用中、小規(guī)模集成電路（一片包括數(shù)個門至數(shù)十個門）產(chǎn)品，因此應(yīng)根據(jù)具體情況，盡可能減少所用的器件數(shù)目和種類，這樣可以使組裝好的電路結(jié)構(gòu)緊湊，達(dá)到工作可靠而且經(jīng)濟(jì)的目的。