哪個(gè)有發(fā)展前途不能一概而論，前端和后端的區(qū)別是：前端主要負(fù)責(zé)邏輯實(shí)現(xiàn)，通常是使用verilog/VHDL之類語言，進(jìn)行行為級的描述。

而后端，主要負(fù)責(zé)將前端的設(shè)計(jì)變成真正的schematic&layout，流片，量產(chǎn)。打個(gè)比喻來說，前端就像是做藍(lán)圖的，可以功能性，結(jié)構(gòu)性的東西。而后端則是將藍(lán)圖變成真正的高樓。所以看哪個(gè)更適合自己學(xué)，學(xué)好了都會有前途。