簡(jiǎn)單的說(shuō)，芯片設(shè)計(jì)，前期實(shí)現(xiàn)功能然后仿真，可以用verilog編寫(xiě)，跑出來(lái)的版本需要先用FPGA來(lái)驗(yàn)證功能，當(dāng)功能驗(yàn)證結(jié)束后需要把代碼移植到ASIC上，作成網(wǎng)表，然后流片，這樣新的芯片也就設(shè)計(jì)出來(lái)了。

所以芯片設(shè)計(jì)前期和FPGA工作是類似的。FPGA設(shè)計(jì)就只關(guān)注功能仿真，和在FPGA實(shí)現(xiàn)，不需要做成ASIC。而芯片設(shè)計(jì)和FPGA設(shè)計(jì)人員都可以歸類到邏輯設(shè)計(jì)這塊。