首先，對(duì)照外部芯片的電氣特性部分，確認(rèn)電平連接方式，在FPGA的管腳約束滿足外部芯片的電氣要求即可。

其次，在FPGA設(shè)計(jì)中滿足外部器件的時(shí)序要求，這包括兩部分，一個(gè)是功能實(shí)現(xiàn)，一個(gè)是時(shí)序約束。基本功能實(shí)現(xiàn)，可以通過(guò)編寫(xiě)代碼的方式，同時(shí)查看外部芯片的時(shí)序要求，滿足setup/hold 要求，就針對(duì)SPI的時(shí)序而言，其CLK和DI、DO的時(shí)序要求很簡(jiǎn)單，很容易滿足（如果實(shí)現(xiàn)不會(huì)，就看這時(shí)序圖設(shè)計(jì)電路，或網(wǎng)上下載個(gè)成熟電路，把他們看明白）。而時(shí)序約束，通過(guò)編寫(xiě)SDC等文件實(shí)現(xiàn)，你這里只需要周期約束即可滿足，而其他的offset、miti-cycle等約束是否需要，在設(shè)計(jì)過(guò)程中確認(rèn)。最后，其他要求，如jitter等，需要依靠FPGA器件自身性能滿足。這個(gè)不需要設(shè)計(jì)，只需要查看FPGA DATASHEET即可。