作為FPGA新人，對(duì)FPGA學(xué)習(xí)肯定會(huì)有很多問題，像FPGA是什么 FPGA怎么學(xué) FGPA用什么語(yǔ)言之類的，前兩者我們專門發(fā)文章討論過，今天我們重點(diǎn)談一談FPGA用什么編程語(yǔ)言。

經(jīng)?？吹讲簧偃嗽谡搲锇l(fā)問，F(xiàn)PGA是不是用C語(yǔ)言開發(fā)的 國(guó)外有些公司專注于開發(fā)解決編譯器這方面問題，目的讓其能夠達(dá)到用C語(yǔ)言替代VHDL語(yǔ)言的目的，也開發(fā)出了一些支持用c語(yǔ)言對(duì)FPGA進(jìn)行編程的開發(fā)工具。但在使用多的FPGA編程語(yǔ)言還是verilog和VHDL語(yǔ)言，一般不使用C語(yǔ)言進(jìn)行編程。FPGA可以用VHDL語(yǔ)言和VERILOG語(yǔ)言進(jìn)行編程開發(fā)，目前歐洲前者用的多，而，美國(guó)，日本則更多的使用后者，而且后者和C語(yǔ)言比較的接近，如果你對(duì)C比較熟悉的話，可以選擇使用VerilogHDL語(yǔ)言，基本語(yǔ)法和C非常相似，而且也非常靈活，VHDL語(yǔ)言則相對(duì)來說比較嚴(yán)謹(jǐn)。其實(shí)兩種語(yǔ)言的差別并不大，他們的描述能力也是類似的。掌握其中一種語(yǔ)言以后，可以通過短期的學(xué)習(xí)，較快的學(xué)會(huì)另一種語(yǔ)言。 選擇何種語(yǔ)言主要還是看周圍人群的使用習(xí)慣，這樣可以方便日后的學(xué)習(xí)交流。當(dāng)然，如果您是專用集成電路(ASIC)設(shè)計(jì)人員，則必須首先掌握verilog，因?yàn)樵贗C設(shè)計(jì)領(lǐng)域，90%以上的公司都是采用verilog進(jìn)行IC設(shè)計(jì)。對(duì)于PLD/FPGA設(shè)計(jì)者而言，兩種語(yǔ)言可以自由選擇。設(shè)計(jì)人員通過計(jì)算機(jī)對(duì)HDL語(yǔ)言進(jìn)行邏輯仿真和邏輯綜合，方便高效地設(shè)計(jì)數(shù)字電路及其產(chǎn)品。相對(duì)而言，歐洲方面多用VHDL，特點(diǎn)是邏輯嚴(yán)謹(jǐn)、慎密。而verilog則是美國(guó)用的較多，特點(diǎn)是語(yǔ)法上更靈活一些。兩者在語(yǔ)法構(gòu)成方面都差別不大，一般都是通用的。VHDL編寫的程序可能看上去會(huì)臃腫一些但是對(duì)于后續(xù)的調(diào)試和修改會(huì)更方便一些。FPGA用什么編程語(yǔ)言呢 verilog和VHDL，這里給初學(xué)者的建議是：從VHDL入手，進(jìn)階兼顧Verlilog，相互對(duì)比著學(xué)習(xí)，更有利于程序的理解和編寫。